61
基于FPGA的4x4矩阵键盘驱动调试

好久不见,因为博主最近两个月有点事情,加上接着考试,考完试也有点事情要处理,最近才稍微闲了一些,这才赶紧记录分享一篇博文。FPGA驱动4x4矩阵键盘。这个其实原理是十分简单,但是由于博主做的时候遇到了一些有意思的情况,所以我个人觉得值得记录分享一下。 首先找了本书看了下矩阵键盘的驱动原理,一般来说4 ...

NingHeChuan @ 2018/08/30

62
【转载】FPGA 中的latch 锁存器

以下这篇文章讲述了锁存器的一些概念和注意事项。原文标题及链接: FPGA 中的latch 锁存器 - 快乐至永远上的博客 - 与非博客 - 与网 http://www.eefocus.com/liuyuxue/blog/13-11/300280_d7008.html 一直都知道fpga中有latch ...

没落骑士 @ 2018/08/30

63
目标反射回波检测算法及其FPGA实现(准备篇): 用Verilog-HDL状态机控制硬件接口

通过摩尔型状态机实现了一个SPI接口的D/A(MCP4822)和A/D(MCP3202)转换器的流程控制。A/D和D/A转换功能的实现为调试FPGA上的数字信号处理算法铺平了道路。本博客后续将在本文实现的A/D,D/A功能的基础上,推出一个“回波信号检测算法”在FPGA上的实现的系列文章。敬请期待!... ...

helesheng @ 2018/08/30

64
简单异步FIFO-verilog实现+testbench(调试成功)

最近在写一个异步FIFO的时候,从网上找了许多资料,文章都写的相当不错,只是附在后面的代码都多多少少有些小错误。 于是自己写了一个调试成功的代码,放上来供大家参考。 非原创 原理参考下面: 原文 https://www.cnblogs.com/SYoong/p/6110328.html 上代码: 1 ...

HolmeXin @ 2018/08/30

67
基于Verilog HDL的二进制转BCD码实现

在项目设计中,经常需要显示一些数值,比如温湿度,时间等等。在数字电路中数据都是用二进制的形式存储,要想显示就需要进行转换,对于一个两位的数值,对10取除可以得到其十位的数值,对10取余可以得到个位的数值。对于Verilog来说它的标准是支持除法和取余运算的,综合器也会有IP可以进行除法运算。但是这样 ...

NingHeChuan @ 2018/08/30

68
接口与协议学习笔记-USB协议_USB2.0_USB3.0不同版本(三)

USB(Universal Serial Bus)全称通用串口总线,USB为解决即插即用需求而诞生,支持热插拔。USB协议版本有USB1.0、USB1.1、USB2.0、USB3.1等,USB2.0目前比较常用,USB是主从模式的结构,设备与设备之间、主机与主机之间不能互连,为解决这个问题,扩大US ...

Paul安 @ 2018/08/30

69
FPGA中ROM与RAM相关知识总结(五)

把看到的关于存储的一些东西整理一下,有些话来自于网友,所以还是那句话,看到的人要带着自己的思考去看,记住尽信书不如无书,fighting!!! 一、基本概念 最熟悉的两个词语应该是RAM与ROM,RAM(Random Access Memory)的全名为随机存取记忆体,它相当于PC机上的移动存储,用 ...

Paul安 @ 2018/08/30

70
目标反射回波检测算法及其FPGA实现 之二:互相关/卷积/FIR电路的实现

介绍了在FPGA中实现“目标反射回波算法”的关键部分:互相关/卷积/FIR电路的Verilog-HDL实现方式。重点对“双存储器半并行结构”的卷积节电路进行了分析和实现。 ...

helesheng @ 2018/08/30

71
目标反射回波检测算法及其FPGA实现 之三:平方、积分电路及算法的顶层实现

介绍了在FPGA中实现“目标反射回波检测算法”的其他部分:平方、积分等电路的Verilog-HDL实现方式。还展示了在低成本FPGA中实测算法的结果。 ...

helesheng @ 2018/08/30

72
基于FPGA的DDS设计(一)

最近在学习基于FPGA的DDS设计,借此机会把学习过程记录下来,当作自己的学习笔记也希望能够帮助到学习DDS的小伙伴。 DDS(Direct Digital Synthesizer)直接数字合成器,这是直译过来的名字。设计人员一般把它叫做信号发生器,用它来产生一些数字意义上的波形。它的意义还是挺大的 ...

奋斗的小孩郝旭帅 @ 2018/08/30

73
FPGA配置OV5640摄像头及RGB图像数据采集

本文设计思想采用明德扬至简设计法。在做摄像头数据采集处理之前,需要配置OV5640传感器内部寄存器使其按要求正常工作,详细内容请参见《OV5640自动对焦照相模组应用指南》。首先要关注OV5640的上电时序: 主控制器控制RESET PWDN两个信号按上电时序要求变化,之后允许ov_config模块 ...

没落骑士 @ 2018/08/30

74
基于FPGA的I2C读写EEPROM

I2C在芯片的配置中应用还是很多的,比如摄像头、VGA转HDMI转换芯片,之前博主分享过一篇I2C协议的基础学习IIC协议学习笔记,这篇就使用Verilog来实现EEPROM的读写,进行一个简单的I2C实战应用。 EEPROM 我使用的这个芯片是AT24C32,它手册上还有一种AT24C64,其实操 ...

NingHeChuan @ 2018/08/30

76
VHDL和verilog应该先学哪个?

网上有太多的VHDL和verilog比较的文章,基本上说的都是VHDL和verilog之间可以实现同一级别的描述,包括仿真级、寄存器传输级、电路级,所以可以认为两者是等同级别的语言。很多时候会了其中一个,当然前提是真的学会,知道rtl(寄存器传输级)的意义,知道rtl与电路如何对应,在此基础上,则很 ...

窗户 @ 2018/08/27

77
ISE14.7使用教程(一个完整工程的建立)

FPGA公司主要是两个Xilinx和Altera(现intel PSG),我们目前用的ISE是Xilinx的开发套件,现在ISE更新到14.7已经不更新了,换成了另一款开发套件Vivado,也是Xilinx的产品,intel的开发套件是Quartus II系列,我们实验室这两款公司的开发板都有,不过 ...

NingHeChuan @ 2018/08/27

78
Verdi调用VCS进行交互式仿真

前一篇介绍了使用Verdi的后处理模式查看仿真波形进行调试,此外Verdi还支持交互模式,可以调用外部仿真器,下面介绍Verdi调用VCS进行交互模式仿真的方法。注意,这里介绍的方法需要2016版的VCS和Verdi,旧版本不支持。 第一步,调用VCS生成simv。 这里使用了-sverilog选项 ...

Kathyra @ 2018/08/27

79
xilinx和altera复位电平

xilinx使用高电平复位 altera使用低电平复位 原因:Xilinx 寄存器的SR控制端是高电平有效的。如果RTL代码采用了低电平有效的复位模式,综合器将在复位信号驱动寄存器SR控制端之前的插入一个反相器(interver)。你必须使用一个查找表(look up table)来实现反向器,以利 ...

pabo米豆油 @ 2018/08/27