61
数字信号处理专题(2)——利用FPGA进行基本运算及特殊函数定点运算

一、前言 FPGA以擅长高速并行数据处理而闻名,从有线/无线通信到图像处理中各种DSP算法,再到现今火爆的AI应用,都离不开卷积、滤波、变换等基本的数学运算。但由于FPGA的硬件结构和开发特性使得其对很多算法不友好,之前本人零散地总结和转载了些基本的数学运算在FPGA中的实现方式,今天做一个系统的总 ...

没落骑士 @ 2018/11/19

62
你真的会Xilinx FPGA的复位吗?

Get Smart About Reset: Think Local, Not Global。 对于复位信号的处理,为了方便我们习惯上采用全局复位,博主在很长一段时间内都是将复位信号作为一个I/O口,通过拨码开关硬件复位。后来也看了一些书籍,采用异步复位同步释放,对自己设计的改进。 不过自从我研读了 ...

NingHeChuan @ 2018/11/16

64
Verilog 99题之001-009

001. 画出CMOS反相器的电路原理图。 衬底的连接问题。PMOS衬底接电源,NMOS衬底接地 002. 反相器的速度与哪些因素有关?什么是转换时间(transition time)和传播延迟(propagation delay)? 反相器的速度与哪些因素有关。 (1) 电容(负载电容、自载电容、 ...

NingHeChuan @ 2018/11/10

66
【转载】异步复位,同步释放保证系统稳定

系统的复位对于系统稳定工作至关重要,最佳的复位方式为:异步复位,同步释放。以下是转载博客,原文标题及链接如下:复位最佳方式:异步复位,同步释放 - frank_wff的专栏 - CSDN博客 https://blog.csdn.net/frank_wff/article/details/432265 ...

没落骑士 @ 2018/10/30

67
数字电路基础

题目:数制转换 R进制数转换为十进制数:按权展开,相加 十进制数转化为R进制数:整数部分,除R取余法,除到商为0为止。小数部分,乘R取整法,乘到积为0为止。 二进制数转化八进制数:三位一组,整数部分左边补0,小数部分右边补0。反之亦然。 二进制数转化十六进制数:四位一组,整数部分左边补0,小数部分右 ...

NingHeChuan @ 2018/10/28

68
跨时钟域处理

题目:多时钟域设计中,如何处理跨时钟域 题目:编写Verilog代码描述跨时钟域信号传输,慢时钟域到快时钟域 题目:编写Verilog代码描述跨时钟域信号传输,快时钟域到慢时钟域 跨时钟域处理从快时钟域到慢时钟域,如果是下面第一个图,clkb则可以采样到signal_a_in,但是如果只有单脉冲,如 ...

NingHeChuan @ 2018/10/22

69
重学Verilog(3)——参数化模块

1.parameter方法 首先有这样一个模块 1.1 defparam方法(Altera) 1.2 例化时代入(Xilinx) 2.include方法 M95XXX_Parameters.v 参数定义文件 ref.https://www.cnblogs.com/undermyownmoon/p/7 ...

GenXGSS @ 2018/10/21

72
FPGA设计千兆以太网MAC(3)——数据缓存及位宽转换模块设计与验证

本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MAC IP的结构,在用户侧需要位宽转换及数据缓存。本文以TX方向为例,设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包,用户根据需求改动即可。 该模块核心是利用异步FIFO进行跨时钟域处理,位宽转换由VerilogHDL实现。 ...

没落骑士 @ 2018/10/08

73
FPGA设计千兆以太网MAC(2)——以太网协议及设计规划

上篇该系列博文中通过MDIO接口实现了PHY芯片的状态检测,验证其已处于1000M 全双工工作模式。在设计MAC逻辑之前,要先清楚MAC与PHY之间的接口以及以太网协议细节,这样才能保证网络的兼容性。本文内容多来自Xilinx官方文档pg051 tri-mode-eth-mac. 1.GMII接口 ...

没落骑士 @ 2018/09/30

74
FPGA之CORDIC算法实现_理论篇(上)

关于cordic的算法原理核心思想就是规定好旋转角度,然后通过不停迭代逐步逼近的思想来实现数学求解,网上关于这部分的资料非常多,主要可以参考: 1)https://blog.csdn.net/qq_39210023/article/details/77456031 2)https://blog.cs ...

谭渣渣 @ 2018/09/27

75
java第一天!

1 public class Main 2 { 3 public static void main(String[] args)//main主函数 4 { 5 final double PI=3.14;//定义常量,小数类型 6 //定义变量 7 int a=5;//整数类型 8 char b='.... ...

U蓝 @ 2018/09/19

76
利用ZYNQ SOC快速打开算法验证通路(5)——system generator算法IP导入IP integrator

一、前言 利用FPGA设计算法一直以来都是热点,同样也是难点。将复杂的数学公式 模型通过硬件系统来搭建,在低延时 高并行性等优势背后极大提高了设计难度和开发周期。Xilinx公司的sysGen(system generator)工具扩展了MATLAB的simulink,提供很多IP Catalog中 ...

没落骑士 @ 2018/09/04

77
FPGA驱动VGA显示静态图片

一 、前言 本文设计思想采用明德扬至简设计法。VGA是最常见的视频显示接口,时序也较为简单。本文从利用显示屏通过VGA方式显示测试图案及静态图片着手带大家接触图像显示应用,算是为后续VGA显示摄像头采集图像以及HDMI高清数字显示方式打个基础。 二、VGA显示原理 关于VGA的详细解释可查看参考文献 ...

没落骑士 @ 2018/09/03

80
IIC总线(集成电路总线)

三大串行总线:UART、SPI、IIC(其中SPI是由时钟沿采集数据,为同步接口;UART和IIC是由电平采集数据,为异步接口) IIC速率:工作在半双工方式,2根线(SCL和SDA) 标准:100kbps,快速400kbps,告诉3.4Mbps 总线信号:SDA——串行数据线,SCL——串行时钟线 ...

苏苏苏北北北 @ 2018/08/30